製品情報
ブログ内検索
- 製品分類から
製品を探す - 適用分野から
製品を探す
製品情報
2026.06.29
JPEG エンコーダ／デコーダ
製品のハイライト
1994年に ISO/IEC 10918-1が規格化されて以来、現在でも静止画の保存フォーマットとしてJPEGが使われ続けております。
そこでTMCでは、ISO/IEC 10918-1の標準化規格に準拠したベースライン方式のJPEGハードウェアIPを、非常にコンパクトかつ高速な圧縮IPとして開発し製品化しました。
- 1pixel/clock
- 4pixel/clock
- 8pixel/clock
製品名称
JPEG エンコーダ／デコーダ 1pixel/clock
製品型番
- エンコーダ：TM20195
- デコーダ ：TM20196
特長
- 符号化アルゴリズムの最適化により、小型化、高速化を実現しております。
- コンパクト設計のため、安価なFPGAに実装可能であり、コストを削減できます。（例：CycloneⅣシリーズ、Artix7シリーズ）
- シンプルなインターフェースで組み込み易く、設計期間を短縮できます。
仕様
| 圧縮フォーマット | JPEG (ISO/IEC 10918-1) |
| スループット | 1pixel/clock @ YCbCr 4:2:2 |
| 画像サイズ | 65K × 65K pixel(最大) |
| 画像フォーマット | YCbCr 4:4:4/4:2:2/4:2:0/4:0:0 |
| 画像ビット深度 | 8bit |
| インターフェース仕様 | AXI3 |
このIPはYCbCr・YUVに対応 しています
パンフレットはこちら
製品名称
JPEG エンコーダ／デコーダ 4pixel/clock
製品型番
- エンコーダ：TM20135
- デコーダ ：TM20136
特長
- 符号化アルゴリズムの最適化により、小型化、高速化を実現しております。
- 1pixel/clock版に対し、約2倍の回路規模で4倍の性能を実現しております。
- コンパクト設計のため、安価なFPGAに実装可能であり、コストを削減できます。（例：CycloneⅣシリーズ、Artix7シリーズ）
- シンプルなインターフェースで組み込み易く、設計期間を短縮できます。
仕様
| 圧縮フォーマット | JPEG (ISO/IEC 10918-1) |
| スループット | 4pixel/clock @ YCbCr 4:2:2 |
| 画像サイズ | 65K × 65K pixel(最大) |
| 画像フォーマット | YCbCr 4:4:4/4:2:2/4:2:0/4:0:0 |
| 画像ビット深度 | 8bit |
| インターフェース仕様 | AXI3 |
このIPはYCbCr・YUVに対応 しています
パンフレットはこちら
製品名称
JPEG エンコーダ 8pixel/clock
製品型番
- エンコーダ：TM20145
特長
- 符号化アルゴリズムの最適化により、小型化、高速化を実現しております。
- 4pixel/clock版に対し、約2倍の回路規模で2倍の性能を実現しております。また、1pixel/clock版に比べ、約4倍の回路規模で8倍の性能を実現しております。
- コンパクト設計のため、安価なFPGAに実装可能であり、コストを削減できます。（例：CycloneⅣシリーズ、Artix7シリーズ）
- シンプルなインターフェースで組み込み易く、設計期間を短縮できます。
仕様
| 圧縮フォーマット | JPEG (ISO/IEC 10918-1) |
| スループット | 8pixel/clock @ YCbCr 4:2:2 |
| 画像サイズ | 65K × 65K pixel(最大) |
| 画像フォーマット | YCbCr 4:4:4/4:2:2/4:2:0/4:0:0 |
| 画像ビット深度 | 8bit |
| インターフェース仕様 | AXI3 |
このIPはYCbCr・YUVに対応 しています
ドキュメント
JPEG エンコーダ 8pixel/clock
コメント
製品・技術に関するお問い合わせ 「現状のCPUで動くか？」「既存のOSに対応可能か？」など、
ソフトウェアの組み込みに関する技術的なご質問や評価版のご相談など、お気軽にお問い合わせください。
株式会社テクノ マセマティカル
〒141-0031 東京都品川区西五反田2-12-19 五反田NNビル7階
お問い合わせはこちら